Date: Mercredi, 22 mars 1995.
Durée: 1 1/2 heures (9:00 à 10:30).
Toute documentation permise.
#1) La table de vérité suivante représente l'opération XOR (OU EXCLUSIF):
a) Donnez l'équation logique (somme de produits) correspondant à cette table de vérité.
b) Dessinez le circuit correspondant, en utilisant uniquement les composants de base vus dans le cours, i.e., portes ET, OU, inverseur et multiplexeur.
#2) Dessinez un circuit permettant de déterminer si les 32
bits suivants -- 
... 
, où
dénote le bit le plus significatif -- représentent un nombre
entier strictement positif, i.e., supérieur à 0 (> 0),
dans le cas de la représentation à complément 2 des nombres
entiers. Le signal produit devra être nommé Positif.
#3) Question omise (le graphique requis n'a pas pu être reproduit).
#4) Les sections 5.3 et 5.4 présentent des mises en oeuvre du processeur pour un sous-ensemble de l'architecture MIPS. Supposons que la technologie utilisée permet les temps d'opération suivants:
a) Quelle serait la période minimale d'horloge pouvant être utilisée pour la mise en oeuvre à 1 cycle par instruction (Section 5.3)? (Encerclez la bonne réponse.)
b) Quelle serait la période minimale d'horloge pouvant être utilisée pour la mise en oeuvre à plusieurs cycles par instruction (Section 5.4)?
c) Supposons que l'on désire ajouter, dans le cas de la mise en oeuvre à 1 cycle par instruction, les opérations entières de multiplication et de division. La période d' horloge obtenue en a) serait-elle toujours valide? Expliquez brièvement votre réponse.
#5) Question omise (le graphique requis n'a pas pu être reproduit).
(Une question semblable sera vue en classe comme exercice de revision.)
#6) Soit la suite d'instructions suivante:
add $9, $0, $0 Boucle: lw $10, 1000($9) add $10, $10, $2 sw $10, 1000($9) add $9, $9, $3 beq $9, $4, Boucle j Fin
Supposons que le corps de la boucle d'effectue K fois, i.e., K itérations sont effectuées (K > 0). Parmi les choix suivants, indiquez celui qui s'applique pour les questions a), b) et c) qui suivent:
a) Quel sera le nombre total d'instructions exécutées?
b) Dans le cas de la mise en oeuvre de la section 5.3 (1 cycle par instruction), combien de cycles seront requis pour l'exécution de cette suite d'instructions?
c) Dans le cas de la mise en oeuvre de la section 5.4 (nombre variable de cycles), combien de cycles seront requis pour l'exécution de cette suite d'instructions? Justifiez brièvement.
d) Toujours pour la suite d'instructions présentée plus haut, si la fréquence d'horloge dans le cas de la mise en oeuvre à 1 cycle par instruction est de 50 MHz (cas b), pour quelle fréquence d'horloge la mise en oeuvre avec un nombre variable de cycles par instruction (cas c) sera-t-elle plus performante?