Résumé #4: L'arithmétique des ordinateurs

À lire: pp. 170 à 182 1/3, 185 à 194 1/2, 198 à 199 (figures seulement), 202 2/3 à 203 4/5, 209 2/3 à 210 1/2, 228 à 228 2/3, 230 à 232 4/5, 235 3/4 à 238 2/3, 251 3/4 à 252 2/3.

4.2 Les nombres négatifs

- Caractéristiques de la représentation des nombres entiers à complément 2:

• -x = = .
• Soient n bits: . Le nombre représenté par ces n bits, en complément 2, est le suivant:

  

• Le bit le + significatif ( ) donne le signe du nombre.
• Addition et soustraction sont faciles à réaliser.
• Une seule représentation du nombre 0.

- Autres représentations possibles:

• Signe + magnitude: Le bit le + significatif représente le signe, les autres bits représentent la magnitude du nombre. Désavantages: deux (2) représentations du nombre 0; construction de l'additionneur plus difficile.
• Complément 1: . Désavantages: Comme pour signe et magnitude.

4.3 L'addition et la soustraction

- Débordement en cas d'addition (complément 2):

• Ne peut survenir que si les deux nombres sont du même signe.
• Indiqué par le fait que le résultat est de signe opposé aux nombres additionnés.

- Soustraction (complément 2):

4.4 Les opérations logiques

- Opérations permettant de manipuler des bits individuels ou des groupes de bits à l'intérieur d'un mot:

• sll: shift left logical = décalage à gauche (<< en C).
• srl: shift right logical = décalage à droite (>> en C).

  Encodage: utilisent le champ shamt (shift amount) de l'instruction (bits 6 à 10) pour indiquer le nombre de bits à décaler (0 à 31).

• and, andi: ET bit à bit (& en C).
• or, ori: OU bit à bit (| en C).

4.5 Construction d'une Unité Arithmétique et Logique

- Les quatres (4) blocs de base pour la construction de circuits:

• Porte ET.
• Porte OU.
• Inverseur (NON).
• Multiplexeur (sélecteur): Permet, à partir d'un signal de contrôle, de sélectionner une entrée parmi 2 ou plusieurs entrées possibles.

- Additionneur complet à 1 bit:

• 3 entrées = a, b, RetEntr: les 2 bits à additionner ainsi que la retenue d'entrée;
• 2 sorties = Somme, RetSort: le bit de somme et la retenue à propager (retenue de sortie).
• Chacune des sorties (Somme et RetSort) est calculée/produite par un sous-circuit.

  Cf. figure distribuée en classe.

- Additionneur à 32 bits à propagation de retenue:

• 32 additionneurs à 1 bit reliés séquentiellement (UAL ... UAL ).

  Cf. Fig. 4.16 (p. 197) et 4.17 (p. 198) du livre de Hennessy & Patterson.

- Signification des signaux d'entrée pour l'UAL:

• Opération (Fig. 4.15 et 4.16): 2 bits qui indiquent quelle opération doit être effectuée. Tous les résultats possibles sont effectivement calculés (ET, OU, +, Inférieur) mais un seul est sélectionné et transmis en sortie sur Résultat (via le multiplexeur).
• Binverse (Fig. 4.15 et 4.16): 1 bit qui permet de sélectionner b ou , selon que l'on désire faire un + ou un -.
• Bopposé (Fig. 4.17): Détermine Binverse et RetEntr0

  =

  Pour une addition (Opération = 10) Binverse = 0 et RetEntr0 = 0:

  a+b = a+b+0

  =

  Pour une soustraction (Opération = 10) Binverse = 1 et RetEntr0 = 1:

  

• Opération UAL (Fig. 4.18): groupe de 3 bits formé de Bopposé et Opération.

- Mise en oeuvre d'une instruction de branchement: Utilise le signal Zéro, qui indique si le résultat de l'UAL est zéro ou non. Pour le test, on réalise une soustraction (a = b \ a-b = 0) ce qui active le signal Zéro.

4.6 La multiplication

- Dans le cas du produit de deux (2) nombres de 32 bits, 64 bits sont requis pour résultat.

- Sur MIPS, le résultat d'une multiplication est conservé dans les registres Hi et Lo. Les instruction mfhi (move from high) et mflo (move from low) sont ensuite utilisées pour transférer ces résultats dans un registre ordinaire.

- La multiplication de deux nombres requiert plusieurs itérations (via additions répétées). Le nombre de cycles machine nécessaires à l'exécution d'une multiplication est donc plus grand que pour une addition.

4.7 La division

- Utilise le même matériel que pour la multiplication mais l'algorithme est encore plus complexe (restauration lorsque le bit associé du quotient est 0). Une division est donc plus longue qu'une multiplication.

4.8 Le flottant

- Représentation d'un nombre flottant (norme IEEE754):

• Représentation signe et valeur absolue: signe + exposant + mantisse.
• Utilisation d'un exposant biaisé pour faciliter les comparaisons.
• Représentation scientifique normalisée = Un seul chiffre à gauche du point et différent de 0. En binaire, ce premier chiffre étant toujours 1, il n'est donc pas nécessaire de le conserver explicitement (permet donc un (1) bit de précision supplémentaire).

- Opérations sur les nombres flottants: Une addition de deux nombres flottants requiert plusieurs étapes: décalage, addition, normalisation du résultat, arrondissement Les opérations arithmétiques flottantes sont donc beaucoup plus coûteuses que les opérations entières.